

# ARQUITECTURA DE COMPUTADORAS 2021 – Comisión C


## GUÍA PRÁCTICA Nº2

### Clase 17: Sistemas Lógicos Secuenciales.



Pendiente de clase 16:

38.- Tarea: completar el circuito que hicimos en la clase. Sólo faltaba sincronizar el contador que activaba la alarma sonora.

Completado en clase



**propuesto por Santino:**



### Ejercicios de parciales:

Ejercicio 1: construir un generador de la secuencia cíclica {0,1,3,2,1} en código binario natural, teniendo en cuenta que la misma debe poder leerse en la salida de los biestables.

00 01 11 10 01 00 01 11 10 01 .....

Ejercicio 2: Recibimos de dos procesos dos señales (A y B) que nos indican en qué etapa de ejecución se encuentra cada uno de ellos. Tanto A y B son señales en código binario natural de 3 bits de cada uno de ellas, sin bit de signo y representan una cantidad positiva. Se solicita construir un circuito combinacional que pueda determinar en cuántas etapas difieren dichos procesos y en caso de que se encuentren en la misma etapa informar cuál es.

Ejercicio 3: calcular el  $T_{min}$  y  $F_{max}$  de un sistema secuencial sincrónico sabiendo que el máximo nivel de compuertas lógicas ( $n$ ) es 4, el retardo de cada compuerta es de  $2ns$ , el retardo de un biestable es  $4ns$  y el retardo del biestable de setup es de  $2ns$ .

Expresar el resultado de la  $F_{max}$  en Mhz.

Todos los pasos y operaciones deben quedar registrados en la hoja.

### Ejercicio 4:

Control de tres procesos de funcionamiento alternado: una tarea T consiste en la ejecución de 3 procesos (P1, P2 y P3) que se alternan en ciclo continuo, activándose cada uno de ellos cada 10 segundos. La ejecución de la tarea se verá interrumpida cuando la entrada E tome el valor uno ( $E = 1$ ) indicando que se debe pasar a ejecutar el proceso W dado que posee mayor prioridad que los procesos que integran la tarea T, pero respetando cada una de las siguientes condiciones:

- para iniciar el proceso W, debe esperar a que finalice el proceso actual de la tarea,
- el proceso W se ejecutará por un tiempo de 5 segundos,
- cuando el proceso W finaliza la ejecución de la tarea debe retomar el orden de la secuencia al momento de ser interrumpida. Por ejemplo: si el proceso W se activa al finalizar el proceso P1, al retorno deberá continuar con el proceso P2.

a) Desarrollar un circuito lógico secuencial (a nivel de biestables) que implemente el sistema control de acuerdo a lo descripto.

b) Indicar la frecuencia para cada señal de reloj utilizada.

Nota: Desarrollar el circuito a nivel de biestables.